این مقاله تکنولوژی ذخیره سازی سیلیکونی را توضیح می دهد.
در این محصول سلول حافظه گیت و بازیابی تونل به روش میدانی تشریح شده است.
تکنولوژی Super flash و سلول حافظه از نظر طراحی دارای مزایای مهمی هستند و سازنده EEPROM های Flash در زمان استفاده از ابزارهای منطقی در مقایسه با گیت Stack (پشته) اکسید یا تکنیک 2 ترانزیستوری از قابلیت عملکرد و آزادی عمل بیشتری برخوردار است.
علاوه بر آن این تکنولوژی دارای مزیتهای قیمت کمتر و قابلیت اطمینان بیشتر است.
این تکنولوژی با استفاده از لایه های کمتر از پردازش ساده تری برخوردار است که در مقایسه با انواع دیگر قابل مقایسه است.
عمدتاً کاهش مراحل و هزینه های لایه گذاری، سبب کاهش قیمت نهایی محصول می شود.
حافظه گیت مجزا SST از نظر اندازه و حجم اشغال شده در مقایسه با انواع ترانزیستوری آن بسیار قابل توجه است، علاوه بر اینکه سهولت استفاده و قابلیت اطمینان بالا نیز در آن بیشتر است.
براساس طراحی، سلول حافظه مجزای SST ، برای هر سلول حافظه مربوط به ردیف بیت از overerase استفاده می کند.
اختلال در پاک کردن برای همه بایتهای مربوط به یک صفحه یا صفحات دیگر ممکن است ایجاد شود، این بدلیل انجام فرآیند در ولتاژ بالا است.
1- تزریق کننده (انژکتور) ایجاد تونل بازیابی میدانی:
- سلول EEPROM :
این تزریق کننده یک ترانزیستور سلول حافظه مجزا است که برای ایجاد تونل Fowler-Nordheim بمنظور پاک کردن و یا تزریق الکترون در کانال سورس در برنامه ریزی حافظه استفاده می شود.
ایجاد تونل چند قطبی با استفاده از انژکتور (ترزیق کننده) میدانی در یک گیت شناور (معلق) با استفاده از اکسیداسیون استاندارد یا تکنیکهای etching صورت می گیرد.
انژکتور کانال سفت Source (سورس) که تزریق کننده الکترون است بسیار کارآمد و مؤثر است و با استفاده از یک چیپ (تراشه) بسیار کوچک با تغذیه 5 یا 3 ولت این عملیات را انجام می دهد.
سلولها معمولاً قبل از برنامه ریزی، پاک می شوند.
اندازه و ابعاد سلول حافظه گیت مجزا با سلولهای حافظه متداول که از تکنولوژی پردازش یکسان استفاده می کنند، قابل مقایسه و قابل ملاحظه است.
این امر ممکن است بدلیل موارد زیر ایجاد شده باشد.
سلول انژکتور ایجاد کننده تونل نیازی به فضای زیاد بمنظور عایق کاری در جریانها و ولتاژهای بالا ندارد.
علاوه بر آن ساختار ساده آن سبب می شود که بسیاری از توابع منطقی در عملیات پاک کردن آن حذف شوند.
سلول انژکتور ایجاد کننده تونل از فرآیند (تکنولوژی) CMOS استاندارد استفاده می کند.
آرایه های حافظه می توانند در حالت دسترسی تصادفی یا دسترسی متوالی و پی در پی طراحی شده باشند.
2- ساختار سلولی:
برشهای مقطعی سلولی با نماهای متفاوت در تصاویر 1A و 1B نشان داده شده اند.
از دیدگاه سطح مقطع یک مسیر بیت و یک سطح مقطع SEM در تصاویر 2A و 2B نشان داده شده اند.
از ترکیب سیلیکون 2 ظرفیتی برای ارتباط گیتها در امتداد یک مسیر word استفاده شده است.
فلز بکار رفته در درین (drain) برای هر سلول حافظه در امتداد ردیف بیت قرار دارد.
این مقاله تکنولوژی ذخیره سازی سیلیکونی را توضیح می دهد.
اختلال در پاک کردن برای همه بایتهای مربوط به یک صفحه یا صفحات دیگر ممکن است ایجاد شود، این بدلیل انجام فرآیند در ولتاژ بالا است.
تزریق کننده (انژکتور) ایجاد تونل بازیابی میدانی: سلول EEPROM : این تزریق کننده یک ترانزیستور سلول حافظه مجزا است که برای ایجاد تونل Fowler-Nordheim بمنظور پاک کردن و یا تزریق الکترون در کانال سورس در برنامه ریزی حافظه استفاده می شود.
آرایه های حافظه می توانند در حالت دسترسی تصادفی یا دسترسی متوالی و پی در پی طراحی شده باشند.
ساختار سلولی: برشهای مقطعی سلولی با نماهای متفاوت در تصاویر 1A و 1B نشان داده شده اند.
فلز بکار رفته در درین (drain) برای هر سلول حافظه در امتداد ردیف بیت قرار دارد.
یک سورس مشترک در هر صفحه بکار رفته است که در آن هر زوج بیت بصورت مشترک از یک سورس استفاده می کنند.
با ترکیب ردیفهای زوج و فرد در یک صفحه پاک شده، عملیات صورت می گیرد.
برنامه ریزی ممکن است حتی بصورت بایت بایت انجام شود و یا اینکه تمام بایتهای یک صفحه بصورت لحظه ای و به یکباره برنامه ریزی شوند.
ناحیه درین از نفوذ (عمق) به میزان n+S/D برخوردار است، که لبه های آن توسط گیت کنترلی 2، تحت کنترل است.
ناحیه سورس ار عمق n+S/D برخوردار است که دارای هم پوشانی با قسمت شناور است.
یک سلول در دروازه شناور بمنظور کنترل آستانه (هدایت) سلول و ولتاژ مربوطه استفاده شده است.
گیت انتخابی بوسیله یک کانال با پهنای 40mm از کانال (اصلی) جدا شده است.
گیت شناور از کانال و نفوذ سورس به آن بوسیله کشت گرمایی (حراریی) به میزان 15nm و بصورت اکسید در گیت جدا شده است.
گیت شناور از گیت کنترلی بوسیله اکسید 40nm و از لبه ها بصورت عمودی و در حد فاصل بین گیتها با اکسید 200nm جدا شده است.
انژکتور ایجاد کننده تونل در گیت شناور بصورت اکسیداسیون چندگانه سیلیکونی عمل می کند و فرم (شکل) انجام اکسیداسیون بصورت «bird beak» می باشد که بر روی یک سیلیکون کریستالی صورت می گیرد.
یک ترکیب سیلیکون دو ظرفیتی را می توان در گیت کنترلی بمنظور کاهش مقاومت ردیف word استفاده کرد.
2-3 طرح شماتیک آرایه سلولی: طرح سلولی نشان داده شده در شکل 3A نحوه سازماندهی و ترتیب قرارگیری منطقی آرایه حافظه را نشان می دهد.
مدار معادل این ترکیب بهمراه نشان دادن ظرفیت خازنی بین مسیرها در شکل 4 نشان داده شده است.
برای سلول حافظه گیت مجزا کانال بین درین و سورس بوسیله ترکیبی از ترانزیستور گیت مورد نظر و ترانزیستور گیت حافظه کنترل می شود.
ترانزیستور حافظه دارای آستانه منفی کم یا زیاد می تواند باشد که این امر به میزان بار الکتریکی ذخیره شده در یک گیت شناور بستگی دارد.
در طول عملیات خواندن اطلاعات، این ولتاژ مرجع در گیت کنترلی و گیت انتخابی و via در مسیر word بکار گرفته می شود.
ولتاژ مرجع با انتخاب ناحیه کانال، اعمال می شود.
اگر گیت شناور قبلاً برنامه ریزی شده باشد، بخشی از ترانزیستور حافظه بصورت عایق باقی می ماند و سیگنال را انتقال نخواهد داد.
اگر گیت شناور پاک شده باشد، این سلول حافظه، هادی خواهد بود.
حالت هدایت خروجی از نظر منطقی با «1» و حالت عایقی (غیرهادی) با «0» نشان داده می شود.
در شکل 3A بخشی از یک آرایه حافظه ترتیبی را که با 8 سلول حافظه چیده شده است و سازمان دهی شده و در آن سلولهای حافظه در 2 ستون، با 2 مسیر سورس و 8 ردیف word قرار گرفته اند، نشان داده شده است.
تصویر 3B یک سلول حافظه معادل را نشان می دهد که چگونگی ایجاد وضعیت منطقی برای سلول گیت مجزا بمنظور ترانزیستور انتخابی مورد نظر و ترانزیستور حافظه را نشان می دهد.
ولتاژ اعمال شده به ترمینال در هر مرحله در جدول 1 ارائه شده است.
در طی عملیات پاک کردن کانال براساس ولتاژ مسیر word جهت گیری کرده و از حالت اولیه منحرف می شود.
در طی برنامه ریزی کانال (گاهی) دچار تخلیه می شود.
نسبتهای ترویجی (Coupling) در طی دوره پاک کردن و برنامه ریزی متفاوت است.
بنابراین در طول برنامه ریزی نسبت ظرفیت خازنی بین سورس و گیت شناور %80 است.
این به معنی آن است که %80 ولتاژ سورس در گیت شناور ترویج می شود.
اگر ولتاژ سورس v12 باشد، گیت شناور دارای ولتاژ 6/9 ولت خواهد بود و در این حالت هیچ باری روی گیت شناور قرار نمی گیرد.
جدول 1 حالات گوناگون مربوط به سلول حافظه را در حین پاک کردن، برنامه ریزی و عملیات خواندن ارائه کرده است.
این حالات مربوط به وضعیت ها و شرایط متداول و نامی برای پردازش کلی 1 هستند.
ولتاژ تغذیه vdd بصورت نامی 3 یا 5 ولت است.
VT ولتاژ آستانه (هدایت) سلول است.
VREF ولتاژ مرجع است که برای اعمال به سلول حافظه در طول دوره خواندن اطلاعات استفاده می شود.
ولتاژهای بالا برای عملیات پاک کردن و برنامه ریزی مسیر سورس معمولاً به تراشه اعمال می شوند.
مکانیزمهای انتقال بار: 1-4- پاک کردن: پاک کننده های سلولی در گیت شناور تا گیت کنترلی و در عملیات ایجاد تونل Fowler-Nordheim استفاده می شوند.
گیت شناور با اکسیداسیون چندگانه تنها در انژکتور ایجاد تونل بازیابی میدانی در لبه های کانال بکار گرفته می شود.
(در شرایط میدان یکنواخت) این امر امکان تکرار اکسیداسیون با حداقل کردن میزان اکسیداسیون به شیوه القائی را فراهم می کند.
در حین عملیات پاک کردن بین سورس و درین ولتاژ 15 ولت اعمال می شود.
حالات و شرایط پاک کردن در جدول 1 ارائه شده است.
تصویر شماره 6 بعنوان اطلاعات مرجع بکار گرفته می شود.
نسبت تزویج پائین بین گیت کنترلی و گیت شناور، فضای اکسیداسیون مناسبی را برای حالات Poly1 و Poly 2 فراهم می کند.
میدان الکتریکی زیاد موضعی در طول لبه تونل در حین ایجاد تونل اعمال می شود.
انتقال بار با سرعت زیاد انجام می شود و تا جمع آوری بار مثبت در گیت شناور ادامه می یابد.
افزایش بار مثبت سبب افزایش ولتاژ گیت شناور می شود تا اینکه میزان DV برای ایجاد تونل Fowler-Nordheim به حد ناکافی و نامناسب برسد.
هر بار مثبت مقدار معینی از بار منفی موجود در گیت را خنثی می کند.
بار مثبت در گیت شناور میزان ولتاژ آستانه هدایت سلول حافظه را کاهش می دهد و سلول حافظه به هدایت پذیری 100A می رسد، این در حالی است که ولتاژ مرجع به سلول حافظه در طی یک چرخه خواندن اعمال می شود.
ولتاژ مرجع باید به حدی باشد که دو ترانزیستور انتخابی و ترانزیستور حافظه پاک شده در سلول حافظه قابل آدرس دهی باشند.
عملیات پاک کردن می تواند با اعمال پالسهای یکنواخت بوسیله یک تایمر داخلی صورت بگیرد یا می تواند بصورت الگوریتمی تولید شود این عمل با استفاده از یک کنترلر خارجی قابل بهینه سازی و اصلاح است.
2-4- اختلال در عملیات پاک کردن: تجهیزات انژکتور ایجاد کننده تونل به شیوه میدانی بصورت زوج و بطور داخلی سازمان دهی و ردیف چینی می شوند.
هر زوج ردیف دارای مسیر (کانال) سورس مشترک است و در هر ردیف ولتاژ بمنظور پاک کردن اطلاعات بصورت زوج زوج اعمال می شود.
بنابراین تمام بایتهای یک ردیف به یکباره و بصورت همزمان با اعمال ولتاژ، پاک می شوند.
مسیرهای دیگر در این هنگام ولتاژ بالا را دریافت نمی کنند.
بنابراین عملیات پاک کردن به این صورت دچار اختلال می شود.
نشتی بین لایه ها و ردیفها امکان پذیر نیست.
این بدلیل تفکیک مطلوب بین مسیرها و در یک ردیف بیت است.
3-4- برنامه ریزی: برنامه ریزی های سلولی با استفاده از کانال طرف سورس با تزریق الکترون (hot) بصورت مطلوب و با راندمان بالا صورت می گیرد.
حالات و شرایط مربوط به این عملیات در جدول 1 ارائه شده است و از شکل 2 می توان بعنوان مرجع استفاده کرد.
بطور ذاتی ولتاژ آستانه هدایت گیت شناور مثبت است.
بنابراین سلول حافظه در حین اعمال ولتاژ مرجع در طی عملیات خواندن بصورت غیر هادی قرار می گیرد.
در طول برنامه ریزی ولتاژ تقریباً با ولتاژ آستانه هدایت VT در ترانزیستور انتخابی برابر است و در گیت کنترلی، via و مسیر (کانال) word اعمال می شود.
این ولتاژ برای کانال مورد انتخاب توسط گیت کنترلی کافی و مناسب است.
در بین دارای ولتاژ VSS، اگر سلول برنامه ریزی شده باشد.
اگر ولتاژ درین vdd بود، به معنی آن است که برنامه ریزی نگهداشته شده است (متوقف شده است).
ولتاژ درین در کل کانال انتخابی اعمال می شود زیرا این ولتاژ به گیت کنترلی مربوطه اعمال شده است.
ولتاژ تغذیه 12 ولت است.
ولتاژ سورس تا درین اختلاف ولتاژ تولید شده توسط الکترونهای hot می باشد.
ولتاژ تغذیه، با خاصیت خازنی ترویج شده در گیت شناور مرتبط است.
میدان موجود بین گیت شناور و کانال دارای راندمان بسیار بالا است (%100) این امر سبب می شود انتقال الکترونهای hot (داغ) از بین Si-Sio2 با (سه ولتاژی) 3/2ev بسهولت انجام بپذیرد.
اثر برنامه ریزی بر محدود کردن بار منفی معادل در گیت شناور است.
جریان درین سورس در حین برنامه ریزی بسیار ناچیز است.
بنابراین ولتاژ تولید شده در حین این عملیات برای تزریق بار می تواند حتی (به نزدیک صفر) کاهش پیدا کند.
زمان برنامه ریزی بسیار کوتاه است، این امر بدلیل راندمان بالای انژکتور (تزریق کننده) طرف سورس است.
علاوه بر آن، بار منفی در گیت شناور سبب خنثی کردن بار مثبت تولید شده در حین عملیات پاک کردن می شود.
بنابراین سلول بصورت عایق درآمده و ولتاژ مرجع در دوره خواندن اطلاعات به آن اعمال می شود.
برنامه ریزی می تواند بوسیله پالسهای یکنواخت که بوسیله تایمر داخلی اعمال می شود و یا بوسیله یک کنترلر خارجی برای بهبود شرایط بهره برداری و برنامه ریزی صورت بگیرد.
4-4- اختلال در برنامه ریزی: سلول حافظه بصورت آرایه های ترتیبی قرار گرفته اند و یک خط بیت یا word برای آدرس دهی و انتخاب موقعیت استفاده می شود.
سلولهای انتخاب نشده در این صفحه نیز با این روش دچار اعمال ولتاژ می شوند.
این دو نوع متفاوت سلول و اعمال یکسان ولتاژ سبب ایجاد اختلال در فرآیند برنامه ریزی می شود.
هر دو مکانیزم مطرح شده برای این امر در طراحی و پردازش اطلاعات مؤثر و مفید هستند.
البته همه آنها دارای معایبی نیز هستند که تنها در شرایط آزمایشی قابل بررسی و مشاهده هستند.
ابزار و تجهیزات معماری حافظه غالباً سبب ایجاد تداخل و اختلال در عملیاتهای برنامه ریزی و پاک کردن نمی شوند.
هر سلول (باید) بصورت انتخابی اعمال ولتاژ شود و ولتاژ بالا باید تنها در یک ردیف سورس یا مسیر آن صورت بگیرد.